Міністерство освіти і науки України
НУ “Львівська політехніка”
Кафедра електронних обчислювальних машин
Курсова робота
з курсу “Комп’ютерна схемотехніка”
на тему:
“Запам’ятовувальний пристрій з мікропрограмним керуванням”
Львів - 2008
ЗМІСТ РОБОТИ
1. Мікропрограма у відповідності із заданим варіантом ………………...
3
2. Граф МПА ………………………………………………………………..
4
3. Отримання виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3 …………………………………………………
5
4. Спрощення виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3 …………………………………………………
6
5. Опрацювання та опис функціональної схеми пристрою ……………...
7
6. Опрацювання та опис принципової електричної схеми пристрою …..
9
7. Опрацювання МПА на основі ІС типів КР555РТ17 (постійний запам’ятовуючий пристрій) та КР555ТМ9 (регістр) ………………...
15
7.1 Отримання виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3 в цифровій формі …………………………….
15
7.2 Таблиця істинності ПЗП ……………………………………………….
16
7.3 Схема МПА, побудованого на основі ПЗП …………………………...
17
8. Список використаної літератури ……………………………………….
18
1. Мікропрограма у відповідності із заданим варіантом
Мікропрограма 12.4
А0:
якщо
то
K3,K2
йти до
А0;
якщо
то
К1
йти до
А3;
якщо
то
К3,К2
йти до
А1;
якщо
то
К0
йти до
А2;
А1:
якщо
то
К1
йти до
А2;
якщо
то
К3,К2
йти до
А3;
якщо
то
К1
йти до
А1;
якщо
то
К1
йти до
А3;
А2:
якщо
то
К3,К2
йти до
А1;
якщо
то
К0
йти до
А3;
якщо
то
К3,К2
йти до
А0;
якщо
то
К0
йти до
А1;
А3:
якщо
то
К2
йти до
А1;
якщо
то
К0
йти до
А1;
якщо
то
К2
йти до
А0;
якщо
то
К2
йти до
А0;
K0 – EWR
K1 – E+1
K2 – CS
K3 – RD
2. Граф МПА
3. Вирази для функцій збудження D0,D1 та функцій виходів K0,K1,K2,K3
D0=Y1Y0A0 v Y1Y0A0 v Y1Y0A1 v Y1Y0A1 v Y1Y0A1 v Y1Y0A2 v Y1Y0A2 v
v Y1Y0A2 v Y1Y0A3 v Y1Y0A3
D1= Y1Y0A0 v Y1Y0A0 v Y1Y0A1 v Y1Y0A1 v Y1Y0A1 v Y1Y0A2
K0= Y1Y0A0 v Y1Y0A2 v Y1Y0A2 v Y1Y0A3
K1= Y1Y0A0 v Y1Y0A1 v Y1Y0A1 v Y1Y0A1
K2= Y1Y0A0 v Y1Y0A0 v Y1Y0A1 v Y1Y0A2 v Y1Y0A2 v Y1Y0A3 v Y1Y0A3 v
v Y1Y0A3
K3= Y1Y0A0 v Y1Y0A0 v Y1Y0A1 v Y1Y0A2 v Y1Y0A2
4.Спрощена форма для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3
D0 = (Y1Y0 v Y1Y0)A0 v Y1Y0A1 v Y1Y0A2 v Y1A3
D1 = Y0A0 v Y1Y0A1 v Y1Y0A2
K0 = Y1Y0A0 v Y0A2 v Y1Y0A3
K1 = Y1Y0A0 v Y1Y0A1
K2 = Y0A0 v Y1Y0A1 v Y0A2 v Y1Y0A3
K3 = Y0A0 v Y1Y0A1 v Y0A2
5. Опрацювання та опис функціональної схеми пристрою
Рисунок 2 – Функціональна схема запам’ятовувального пристрою
Запам’ятовувальний пристрій з мікропрограмним керуванням складається з операційного автомату (ОА) та керуючого автомату (КА). Операційний автомат складається з лічильника адреси – СТ2 та запам’ятовувального пристрою – RAM, адресованого лічильником.
Лічильник адреси під час дії тактового імпульса (ТІ), виконує наступні операції: скид в “0”, запис та збільшення вмісту на 1 при наявності на керуючих входах сигналів EWR та E+1 відповідно; запам’ятовувальний пристрій, з організацією 256х8, виконує читання при наявності сигналів CS, RD=1, а запис при CS, RD=0.
Входи завантаження лічильника та інформаційні входи/виходи запам’ятовувального пристрою під’єднані до двонаправленої 8-розрядної шини даних (ШД). Керуючі сигнали:
EWR=K0
E+1=K1
CS=K2
RD=K3
Вони виробляються керуючим автоматом у відповідності з заданою мікропрограмою. Керуючий автомат складається з комбінаційної схеми (КС) на 4 входи та 6 виходів, а також синхронного регістра на D-тригерах (RG).
Під впливом вхідних сигналів У1, У0 на виходах регістра формуються сигнали Q1, Q0, що визначають стан мікропрограмного автомата (МПА), а також керуючі сигнали K0=EWR, K1=E+1, K2=CS, K3=RD.
6. Опрацювання та опис прин...
